Mentor Graphics Design-to-Silicon-Lösungen für die erfolgreiche Entwicklung von TSMCs 28-nm-PQV-Testchip verwendet

WILSONVILLE, Oregon/USA, 16. August 2010 - Mentor Graphics gab bekannt, dass seine Calibre-Design-to-Silicon-Lösungen die wesentlichen Elemente für die erfolgreiche Entwicklung von TSMCs 28-nm-PQV (Product Qualification Vehicle) waren, einem wichtigen Meilenstein in der Prozessentwicklung von TSMC. Für das Design des PQV-Testchips wurden mehrere Mentor-Produkte verwendet, einschließlich der Calibre-nmDRC- und Calibre-nmLVS-Werkzeuge für die Designverifikation und der Tessent-Testsuite für Siliziumtests. „Mentor verfügt im TSMC-Referenz-Flow 11.0 über einen robusten Design- und Implementierungs-Pfad für 28-nm-Designs“, sagte ST Juang, Senior-Director, Design Infrastructure Marketing bei TSMC. „Zudem war Mentors Calibre-Plattform eine maßgebliche Lösung für die physikalische Verifikation, die TSMC über mehrere Prozessgenerationen unterstützte. Nun sind wir einen großen Schritt weiter, um sie durch PQV-Zusammenarbeit auf 28 nm zu erweitern.“ Der TSMC-Referenz-Flow 11.0 beinhaltet einen vollständigen Mentor-Pfad für den 28-nm-Prozess von TSMC. Zusätzlich zur Calibre-Verifikationsplattform bietet der erweiterte Mentor-Pfad eine vollständige Front-to-Back-Lösung. Diese umfasst nun auch die Electronic-System-Level- (ESL-) Design- und Verifikationsplattform Vista, das RTL-Synthesewerkzeug Catapult C, die funktionale Verifikation mit der Questa-Plattform sowie die erweiterten Low-Power- und 28-nm-Routing-Leistungsmerkmale des Olympus-SoC-Place-and-Route-Systems. Hinzu kommt die Calibre-InRoute-Lösung, welche die Calibre-Plattform für Signoff-Analyse und automatisierte Reparatur zur Verfügung stellt, die in der physikalischen Designumgebung Olympus-SoC integriert ist. Des Weiteren sind im 28-nm-Pfad von Mentor sowohl die Calibre-Werkzeuge für Design-for-Manufacturing- (DFM) und parasitäre Extraktion sowie das Scan-Testwerkzeug Tessent TestKompress enthalten, als auch Werkzeuge für integrierten Speicherselbsttest, IEEE 1149.1-Boundary-Scan und Testfehlerdiagnose. „Mentor hat zusammen mit TSMC an einer kontinuierlichen Erweiterung der Calibre-Plattform gearbeitet. Diese ist nicht nur eine wichtige Verifikationsplattform für das Tape-Out an die Fertigung, sondern kann auch für die Entwicklung fortschrittlicher Prozesse genutzt werden“, sagte Joseph Sawicki, Vice-President und General-Manager der Design-to-Silicon Division von Mentor Graphics. „Wir sind sehr stolz, dass wir an diesem wichtigen Meilenstein in TSMCs 28-nm-Entwicklung beteiligt sind und freuen uns, unseren gemeinsamen Kunden bei der Übergabe ihrer Designs an TSMCs fortschrittliches Prozessangebot helfen zu können“. (Mentor Graphics, Calibre, Questa, TestKompress und Catapult sind eingetragene Warenzeichen und Vista, Olympus-SoC und Tessent sind Warenzeichen der Mentor Graphics Corporation. Alle übrigen Unternehmens- oder Produktnamen sind eingetragene Warenzeichen oder Warenzeichen ihrer jeweiligen Besitzer.)

Über Mentor Graphics Mentor Graphics Corporation (Nasdaq: MENT) gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und Supportdienstleistungen, auf die die weltweit erfolgreichsten Elektronik- und Halbleiterhersteller vertrauen und dies mit der Verleihung zahlreicher Auszeichnungen an Mentor zum Ausdruck gebracht haben. Das 1981 gegründete Unternehmen erzielte in den zurückliegenden zwölf Monaten einen Gesamtumsatz von über 800 Mio. US-Dollar und beschäftigt weltweit ca. 4.425 Mitarbeiter. Der Hauptsitz von Mentor Corporate befindet sich den USA, 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777; Die Adresse der Niederlassung im Silicon Valley lautet: 1001 Ridder Park Drive, San Jose, Kalifornien 95131-2314. Weitere Informationen unter: www.mentor.com