| 14.01.2008 15:45 |
Cadence und Mentor Graphics geben Verfügbarkeit der Open Verification Methodology bekannt |
|
SAN JOSE, Calif., und WILSONVILLE, Oregon/USA, 14. Januar 2009 - Cadence Design Systems und Mentor Graphics geben die Verfügbarkeit der Open Verification Methodology (OVM) bekannt, die kürzlich vom Electronic Design Magazine mit dem "2007 BEST"-Award für EDA-Technologie ausgezeichnet wurde. ... |
 |
|
| 04.12.2007 11:30 |
Siemens IT Solutions and Services PSE verwendet funktionale Verifikations-Plattform Questa von Mentor Graphics |
|
WILSONVILLE, Oregon/USA, 04. Dezember 2007 - Mentor Graphics kündigte an, dass das Chip-Design-Team von CES Design Services, ein Unternehmensbereich von Siemens IT Solutions and Services PSE, einen hoch entwickelten Verifikations-Flow implementiert hat, der auf Mentors funktionaler Questa... |
|
|
| 22.11.2007 15:30 |
Mentor Graphics und TSMC bieten Design-Kit für 65-nm-HF-Technologien an |
|
WILSONVILLE, Oregon/USA und HSINCHU, Taiwan, 22. November 2007 - Mentor Graphics und Taiwan Semiconductor Manufacturing Company (TSMC) kündigen die Verfügbarkeit eines 65-nm-HF-Prozess-Design-Kits (PDK) an. Das Design-Kit kombiniert die neuesten 65-nm-Mixed-Signal- und HF-Prozesstechnologien von TSM... |
|
|
| 15.11.2007 14:15 |
Mentor Graphics und LeCroy liefern Hochleistungs-Verifikationsplattform für USB-Anwendungen |
|
WILSONVILLE, Oregon/USA, 15. November 2007 – Mentor Graphics, führender Anbieter von Hochleistungs-Systemverifikationslösungen, bietet in Zusammenarbeit mit LeCroy eine vollständige Plattform für USB- (Universal Serial Bus) basierte Protokoll-Applikationen an. LeCroy ist ein führender Hersteller von... |
|
|
| 14.11.2007 16:00 |
Mentor Graphics HDL Designer Series mit SystemVerilog-Unterstützung verbessert Design-to-Verification-Produktivität |
|
WILSONVILLE, Oregon/USA, 14. November 2007 – Mentor Graphics gab bekannt, dass es zur Unterstützung der zunehmenden Verbreitung des SystemVerilog-Standards ihre HDL Designer Series um eine Plattform für die Implementierung von SystemVerilog erweitert hat. Die Produkte der HDL Designer Series von... |
|
|
| 02.11.2007 09:30 |
Mentor Graphics gibt das Serial-ATA-PHY-Intellectual-Property für den 130-Nanometer-Prozess von SMIC frei |
|
WILSONVILLE, Oregon/USA, 02. November 2007 – Mentor Graphics hat heute die Verfügbarkeit seines Serial-ATA(SATA)-PHY-Intellectual-Property(IP)-Core für den 130-nm-Prozess von Semiconductor Manufacturing International Corporation (SMIC) bekannt gegeben. Dieser IP-Core ermöglicht nicht nur die... |
|
|
| |
««
«
57
58
59
60
61
»
»»
|
