| 10.03.2011 17:30 |
Mentor Graphics präsentiert Calibre RealTime zur sofortigen Signoff-Verifikation von kundenspezifischen IC-Designs |
|
WILSONVILLE, Oregon/USA, 10. März 2011 - Mentor Graphics kündigt mit Calibre-RealTime eine neue Plattform an, die bereits während der Layouterstellung die physikalische Verifikation in Signoff-Qualität ermöglicht. Die erste Version gestattet die sofortige Prüfung der Entwurfsregeln (Design Rule ... |
 |
|
| 18.02.2011 11:15 |
MediaTek verwendet Mentor Graphics Calibre PERC zur Verifikation des ESD-Schutzes und der Schaltungszuverlässigkeit |
|
WILSONVILLE, Oregon/USA, 18. Februar 2011 - Mentor Graphics gibt bekannt, dass MediaTek, Inc., ein führendes Fabless-Halbleiterunternehmen für drahtlose Kommunikations- und digitale Multimedialösungen, das Calibre-PERC-Produkt zur Prüfung der elektrischen Regeln (Electrical Rule Checking – ERC) ... |
|
|
| 17.02.2011 14:45 |
VIA Technologies verwendet Mentor Graphics Calibre PERC zur Prüfung des ESD-Schutzes |
|
WILSONVILLE, Oregon/USA, 17. Februar 2011 - Mentor Graphics gibt bekannt, dass VIA Technologies, ein fabless Anbieter von Strom sparenden x86-Prozessorplattformen, das Calibre PERC- (Programmable Electrical Rule Checking) Produkt verwendet, um sicherzustellen, dass der Schutz vor elektrostatischer ... |
|
|
| 16.02.2011 10:45 |
Cypress Semiconductor wählt Mentor Graphics funktionale Verifikationsplattform Questa |
|
WILSONVILLE, Oregon/USA, 16. Februar 2011 - Mentor Graphics gibt bekannt, dass die Cypress Semiconductor Corp. die funktionale Verifikationsplattform Questa als Lösung zur funktionalen Verifikation verwenden wird. Bei Tests auf einer Vielzahl von Designs mit unterschiedlichen Technologien überzeugte... |
|
|
| 03.02.2011 11:00 |
Mentor Graphics Calibre PERC (Programmable Electrical Rule Checker) verbessert Zuverlässigkeit von Fujitsu-Chips |
|
WILSONVILLE, Oregon/USA, 03. Februar 2011 - Mentor Graphics gibt bekannt, dass Fujitsu Semiconductor das Calibre-PERC- (Programmable Electrical Rule Checker) Produkt verwendet, um die Korrektheit und Zuverlässigkeit seiner IC-Designs vor der Übergabe an die Fertigung zu verbessern. Das Produkt ... |
|
|
| 21.12.2010 16:00 |
Die Siemens-Division Building Technologies erweitert ihre Mentor-Graphics-Designumgebung um Expedition Enterprise und HyperLynx Signal Integrity/Power Integrity Lösung |
|
21. Dezember 2010 - Mentor Graphics gibt bekannt, dass die Siemens-Division Building Technologies, Schweiz, den Leiterplatten-Designflow Expedition Enterprise von Mentor Graphics erfolgreich getestet und ihre bestehende BoardStation-Designumgebung und Werkzeuge anderer Anbieter von Leiterplatten... |
|
|
| |
««
«
41
42
43
44
45
»
»»
|
