Twitter Facebook Google+ YouTube Vimeo Flickr Xing RSS-Feed
Mentor leitet mit neuen Catapult-Werkzeugen und  -Lösungen neue Ära in der C++-Signoff-Verifikation ein
  • Neues „Catapult DesignChecks“-Werkzeug findet frühzeitig Fehler in C++/SystemC-HLS-Code und erfordert keine Testbench – Entwickler sparen dadurch beim Debuggen Tage oder Wochen.
  • Neues „Catapult Coverage“-Werkzeug bietet synthese-orientierte RTL-Coverage-Metriken von C++/SystemC-HLS-Code – ermöglicht schnelle, einfache Coverage-Closure von C zu RTL.
  • Neues „C-to-RTL-Equivalence SLEC-HLS“-Werkzeug führt eine formale Verifikation von Catapult-HLS-C++/SystemC-Quellcode zu synthetisierter RTL durch – bietet ein Höchstmaß an Zuverlässigkeit bei der Verifikation von C zu RTL.
  • „Catapult HLS“ generiert für synthetisierte RTL nun eine vollständige UVM-Umgebung – spart bei der Generierung einer RTL-Testbench für Blöcke und SoCs Wochen/Monate ein.
Mentor, ein Siemens-Unternehmen, stärkt mit den drei neuen Werkzeugen Catapult Coverage, Catapult Design Checks und SLEC HLS – sowie einer Erweiterung zu Catapult HLS sein Portfolio an High-Level-Synthese- (HLS) Werkzeugen. Entwickler von Logikchips können damit die Projektzeitpläne für Anwendungen wie Machine-Vision, maschinelles Lernen, Hochleistungs-Telekommunikation, Video und Bildverarbeitung um über 50 Prozent verkürzen. Die neuen Werkzeuge und Erweiterungen bringen Verifikation und Methoden in Register-Transfer-Level- (RTL) Qualität auf C-Sprachen-Level und ermöglichen es Chip-Architekten und –Designern, schneller und zuverlässiger in C++/SystemC zu entwickeln und zu verifizieren.

„Wir freuen uns, dass wir uns der Spitze der HLS-Innovationen befinden und das Ökosystem der nächsten Generation vorantreiben“, erklärt Badru Agarwala, General-Manager der Calypto Systems Division von Mentor. „Eine wachsende Zahl von Anwendern wechselt von RTL zur HLS. Sie haben damit einen entscheidenden Wettbewerbsvorteil, da sich mit HLS komplexe Designs erstellen und Spezifikationen in einem späten Stadium ändern lassen. Auf diese Weise können die Anwender ihre Projektzeitpläne um die Hälfte reduzieren oder mit den gleichen Ressourcen doppelt so viel erreichen. Dieser Meilenstein in der C++-Signoff-Verifikation macht es für RTL-Designer und Systemarchitekten noch einfacher zur HLS zu wechseln.“

Catapult DesignChecks

Mit dem neuen Werkzeug „Catapult DesignChecks“ können Anwender beim Codieren schnell und einfach Fehler finden und so während der Simulation und Synthese Debug-Zeit sparen. Catapult DesignChecks verfügt über zwei Modi: einen statischen Modus, der Code sehr schnell überprüft und einen formalen Modus, der eine formale Funktionseinheit für einen gründlicheren Nachweis von Problemen verwendet. Beide Modi unterstützen C++ und SystemC und konzentrieren sich auf hardware-orientiere Überprüfungen wie „Out-of-bounds“ Lesen/Schreiben und uninitialisiertes Auslesen des Speichers, die während der Simulationen schwer zu finden sind. Catapult DesignChecks ist leicht zu bedienen und erfordert keine Testbench.

Catapult Coverage

Das neue „Catapult Coverage“-Werkzeug erlaubt es Anwendern, die Code-Coverage für C++-Signoff genau zu erfassen und synthetisierte RTL-Beschreibungen schnell abzuschließen. Im Gegensatz zu anderen Werkzeugen, die die Coverage auf C/C++ erfassen, ist Catapult Coverage synthese-orientiert. Das bedeutet, dass das Werkzeug für HLS-Anwendungsfälle (wie Loop-Unrolling, Function-Inlining und Bit-genaue Datentypen) genau Berichte über die Coverage liefert. Das ist sehr wichtig, damit die Ergebnisse dem strukturellen Umfang der RTL entsprechen und zwar ohne zusätzlichen Benutzeraufwand. Das Werkzeug unterstützt Line-, Branch-, Statement- und (bald) Expression-Coverage. Zudem generiert es automatisch Mentors Unified Coverage Database (UCDB). Dadurch erhalten Anwender der Questa-Verification-Management-Suite Coverage-Metriken und Analyse-Werkzeuge in RTL-Qualität.

SLEC HLS

Das neue „C-to-RTL-Equivalence SLEC (Sequential Logic Equivalence Checking) HLS“- Werkzeug führt eine formale Verifikation von C++/SystemC-Quellcode zu synthetisierter RTL-Beschreibung durch. Designteams müssen dadurch kaum noch bzw. gar nicht mehr auf RTL zu simulieren/verifizieren. In der Produktion verwenden Designteams die Werkzeuge der SLEC-Familie seit über zehn Jahren für die formale Äquivalenz von C zu RTL mit einem manuellen Setup. SLEC HLS ist eine Erweiterung, die Mentor eng mit Catapult HLS integriert hat, um ein automatisches Setup zu erzeugen und den schnellstmöglichen Pfad für die Verifikation zu finden. Das Werkzeug verwendet eine Coverage-Methode, die falls eine vollständige Überprüfung nicht erreicht werden kann, genau markiert, welcher Code noch getestet werden muss. Dadurch vermeidet es „Alles oder nichts“-Probleme, die oftmals bei der formalen Äquivalenz zu finden sind. SLEC HLS bietet Designern ein Höchstmaß an Zuverlässigkeit, um zur High-Level-Synthese zu wechseln.

UVM Framework Generation

Catapult kann mit dem UVM-Framework nun eine vollständige, sofort einsetzbare UVM- (Universal Verification Methodology) Umgebung automatisch generieren. RTL- und System-on-chip- (SoC) Verifikationsteams erhalten damit eine komplette Verifikationsumgebung für synthetisierte RTL, die sich leicht modifizieren lässt. Dennoch bietet sie die Leistungsfähigkeit von UVM mit eingeschränkter Wiederverwendung von C-Tests und dem HLS-C-Modell als Prädikator. Teams können diese Umgebung zur Verifikation von Blöcken oder auf einer höheren Ebene in der UVM-Umgebung für die Verifikation von Sub-Systemen/SoCs verwenden.

Mentor wird die neuen Catapult-Tools während Design Automation Conference (19. – 22. Juni 2017 in Austin, Texas/USA, Stand Nr. 947) präsentieren.
Über Mentor

Mentor Graphics Corporation, a Siemens business, gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und ausgezeichnete Supportdienstleistungen für die weltweit erfolgreichsten Elektronik-, Halbleiter- und Systemhersteller. Weitere Informationen unter: www.mentor.com

Mentor Graphics und Mentor sind eingetragene Warenzeichen und Catapult DesignChecks, Catapult Coverage und SLEC HLS sind Warenzeichen der Mentor Graphics Corporation. Alle übrigen Unternehmens- oder Produktnamen sind eingetragene Warenzeichen oder Warenzeichen ihrer jeweiligen Besitzer.
 
 
 
» Mentor
» Presse Informationen
» Presse-Information
Datum: 12.06.2017 12:45
Nummer: Catapult DAC DE
» Kontakt
Mentor
Marie Almeida
Tel.: +33 140 947 414
marie_almeida@mentor.com
www.mentor.com
» Kontakt Agentur
MEXPERTS AG
Wildmoos 7
82266 Inning am Ammersee
Kontakt Peter Gramenz / Rolf Bach
Tel.: +49 (0)8143 59744-00
peter.gramenz@mexperts.de
www.mexperts.de
» Weitere Meldungen
06.12.2017 10:00
Mentor gibt Gewinner des 27. jährlichen „PCB Technology Leadership Awards Program“ bekannt

30.11.2017 15:00
CEVT reduziert mit Mentors Volcano VSA COM Designer Entwicklungszeit von Fahrzeugnetzwerken um 50 Prozent

18.09.2017 10:45
Mentor ergänzt Mentor-Safe-ISO-26262-Quallifizierungs-programm um Softwareelemente der Veloce-Strato-Emulationsplattform

12.09.2017 10:30
Mentor beschleunigt Android-Entwicklung für den Zynq-UltraScale+-MPSoC von Xilinx

12.07.2017 12:00
Mentors neue automatisierte Valor-NPI-Lösung vereinfacht fertigungsgerechtes Design von Leiterplatten