Neue Quartus II-Software Version 12.0 compiliert bis zu viermal schneller; Erweiterte Unterstützung für 28-nm-FPGAs
San Jose Kalif., 19. Juni 2012 - Altera hat die neueste Version seiner Entwicklungssoftware Quartus II vorgestellt. Die Version 12.0 bietet FPGA-Entwicklern weitere Produktivitäts- und Performance-Steigerungen wie eine viermal schnellere Compilierung von 28-nm-Designs. Weitere Upgrades beinhalten die breitere Unterstützung von 28-nm-Bausteinen wie den SoC-FPGAs von Altera, Erweiterungen beim Systemintegrations-Tool Qsys und dem DSP-Builder sowie zusätzliche IP-Cores. Detaillierte Informationen findet man unter www.altera.com/q2whatsnew.
Schnellste Compilierungszeiten
Quartus II V12.0 bietet die industrieweit schnellsten Compilierungszeiten. Damit können Entwickler ihre Produktivität erhöhen und sich auf die Design-Innovationen konzentrieren. So profitieren Anwender der Stratix® V-FPGAs von durchschnittlich 35 Prozent kürzeren Compilierungszeiten, während es bei Cyclone® V- und Arria® V-FPGAs immer noch 25 Prozent kürzere Zeiten im Vergleich zur Vorgängerversion der Software sind.
Erweiterte Unterstützung für 28-nm-FPGAs
Mit der neuen Softwareversion werden zusätzliche 28-nm-FPGAs wie die SoC-FPGAs von Altera mit Dual-Core ARM® Cortex™-A9-Prozessor unterstützt. Zu den jetzt neu unterstützten Bausteinen gehören:
Programmierungsunterstützung für Stratix V GX- und Stratix V GS-Bausteine:
5SGXA7, 5SGXA4, 5SGXA3 und 5SGXA5
5SGSD5 und 5SGSD4
Programmierungsunterstützung für Stratix V GT-FPGA:
5SGTC5
Unterstützung für das komplexeste Arria V GT-FPGA:
Mit der neuen Version bietet das Systemintegrations-Tool Qsys auch Unterstützung für das ARM AMBA® AXI™-3 Interface. Damit erhalten Anwender die Flexibilität IP-Cores und IP-Subsysteme auf Basis unterschiedlicher Standard-Schnittstellen zu verbinden. Qsys ist das erste FPGA-Systemintegrationstool, das auf der NoC (Network-on-Chip)-Technologie basiert und eine leistungsfähige Verbindungsstruktur bietet. Das Tool vereinfacht die Systementwicklung indem IP-Funktionen mit Hilfe eines hierarchischen Ansatzes integriert werden können. Die neueste Version bietet einige zusätzliche Features. Weitere Informationen findet man unter: www.altera.com/qsys.
Zu den neuen Features von Quartus II gehören:
Erweiterte DSP-Unterstützung mit dem DSP Builder V12.0: Kommuniziert mit DDR-Speichern von MATLAB über die System Console und nutzt neue Gleitkomma-Funktionen für mehr Design-Produktivität und DSP-Effizienz.
Verbesserte Video Image Processing (VIP)-Suite sowie Video-Interface: Vereinfacht die Entwicklung von Videoverarbeitungs-Applikationen mit einer neuen Scaler II MegaCore-Funktion mit einem flanken-adaptiven Algorithmus sowie neuen Avalon-Streaming (Avalon-ST) Video Monitor und Trace System IP-Cores.
Erweitertes Transceiver-Design und -Verifizierung: Neues Transceiver-Toolkit mit Unterstützung für Arria V-FPGAs und hohe Datenraten (bis zu 14,1 Gbit/s in Stratix V-FPGAs)
Über Altera
Mit den programmierbaren Lösungen von Altera können System- und Halbleiter-Hersteller ihre Produkte schnell und kosteneffektiv entwickeln bzw. differenzieren und sich so Marktvorteile sichern. Mehr über die FPGA-, CPLD- und ASIC-Bausteine von Altera unter: www.altera.com.
